1、如果高頻pcb板設(shè)計的電路系統(tǒng)中包含F(xiàn)PGA器件，則在繪制原理圖前必需使用QuartusII軟件對管腳分配進(jìn)行驗證。(FPGA中某些特殊的管腳是不能用作普通IO的)。

    2、高頻pcb板/高頻板/高頻微波射頻板的4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板（高頻pcb板）從上到下依次為：信號平面層、地、信號內(nèi)電層、信號內(nèi)電層、電源、信號平面層。6層以上板(優(yōu)點是：防干擾輻射)，優(yōu)先選擇內(nèi)電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分割電源層，產(chǎn)生寄生效應(yīng))。

    3、多電源系統(tǒng)的布線：如FPGA+DSP系統(tǒng)做6層板（高頻pcb板/高頻板/高頻微波射頻板），一般至少會有3.3V+1.2V+1.8V+5V。

    ①3V一般是主電源，直接鋪電源層，通過過孔很容易布通全局電源網(wǎng)絡(luò);

    5V一般可能是電源輸入，只需要在一小塊區(qū)域內(nèi)鋪銅。且盡量粗。

    ②2V和1.8V是內(nèi)核電源(如果直接采用線連的方式會在面臨BGA器件時遇到很大困難)，布局時盡量將1.2V與1.8V分開，并讓1.2V或1.8V內(nèi)相連的元件布局在緊湊的區(qū)域，使用銅皮的方式連接。

    總之，因為電源網(wǎng)絡(luò)遍布整個高頻pcb板，如果采用走線的方式會很復(fù)雜而且會繞很遠(yuǎn)，使用鋪銅皮的方法是一種很好的選擇！

    4、鄰層之間走線采用交叉方式：既可減少并行導(dǎo)線之間的電磁干擾，又方便走線。

    5、模擬數(shù)字要隔離，怎么個隔離法?布局時將用于模擬信號的器件與數(shù)字信號的器件分開，然后從AD芯片中間一刀切!

    模擬信號鋪模擬地，模擬地/模擬電源與數(shù)字電源通過電感/磁珠單點連接。

    6、基于高頻pcb板/高頻板/高頻微波射頻板設(shè)計軟件的高頻pcb板設(shè)計也可看做是一種軟件開發(fā)過程，軟件工程最注重“迭代開發(fā)”的思想，減少高頻pcb板錯誤的概率。

    ①高頻pcb板封裝繪制(確認(rèn)原理圖中的管腳是否有誤)；；

    ②高頻pcb板封裝尺寸逐一確認(rèn)后，添加驗證標(biāo)簽，添加到本次設(shè)計封裝庫；

    ③原理圖檢查，尤其注意器件的電源和地(電源和地是系統(tǒng)的血脈，不能有絲毫疏忽)；

    ④手工布線(邊布邊檢查電源地網(wǎng)絡(luò)，前面說過：電源網(wǎng)絡(luò)使用鋪銅方式，所以少用走線)；

    ⑤導(dǎo)入網(wǎng)表，邊布局邊調(diào)整原理圖中信號順序(布局后不能再使用OrCAD的元件自動編號功能)；

    總之，高頻pcb板設(shè)計中的指導(dǎo)思想就是邊繪制封裝布局布線邊反饋修正原理圖(從信號連接的正確性、信號走線的方便性考慮)。

    7、晶振離芯片盡量近，且晶振下盡量不走線，鋪地網(wǎng)絡(luò)銅皮。多處使用的時鐘使用樹形時鐘樹方式布線。

    8、連接器上信號的排布對布線的難易程度影響較大，因此要邊布線邊調(diào)整原理圖上的信號(但千萬不能重新對元器件編號)。

    9、多板接插件的設(shè)計：

    ①直插座：上下接口鏡像對稱；

    ②使用排線連接：上下接口一致。

    10、模塊連接信號的設(shè)計：

    ①若2個模塊放在高頻pcb板不同面，則管教序號小接小大接大；

    ②若2個模塊放置在高頻pcb板同一面，則管教序號大接小小接大(鏡像連接信號)。

    這樣做能放置信號像上面的右圖一樣交叉。當(dāng)然，上面的方法不是定則，我總是說，凡事隨需而變(這個只能自己領(lǐng)悟)，只不過在很多情況下按這種方式設(shè)計很管用罷了。

    11、電源地回路的設(shè)計：

    電源與地線靠近走線，減小了回路面積，降低了電磁干擾(679/12.8，約54倍)。因此，電源與地盡量應(yīng)該靠近走線!而信號線之間則應(yīng)該盡量避免并行走線，降低信號之間的互感效應(yīng)。